双核CPU内部传输测试，AMD不敌Intel

AMD Athlon 64 X2

Pic.1: AMD Athlon 64 X2. 顺序读取未修改数据

Pic.2: AMD Athlon 64 X2随即读取未修改数据

　　
    两幅图表明决定平均读取延迟的是延迟链的长度，图1中可以看到顺序读取中数据块的大小几乎对最小延迟没有任何影响，并且比预期多了50各周期的时间。这表明数据块传输时总是需要经过系统内存，50个时钟周期也不能被看做内存延迟，这应该是由在数据请求和载入之间的预读取而引起的。

　　
    图2的随机读取中现象更加有趣，最小延迟随着数据块的减小而缩短，尽管如此，随机读取中的80个周期延迟对于从缓存读取显然是太大了。

　　
    此外，我们还可以注意到，随着延迟指令链的延长，实际延迟也呈阶梯状上升，每一级10个周期，与X2 4400＋的倍频相同，这是巧合吗？后面我们可以看到答案。