ARM、x86注意了 所有“核”的未来都属于RISC-V？

当RISC-V International 的董事会主席 Krste Asanovi? 在上个月的 RISC-V 峰会上上台报告 RISC-V 联盟的状况时，他说了一句美国总统在报告 RISC-V 时经常说的话国家的国情咨文：“国情咨文很强大。” 在他后来的谈话中，Asanovi? 说了同样的话，但以更加自信的方式：“你所有的核心都属于我们。”

除了担任 RISC-V International 的董事会主席外，Asanovi 还是加州大学伯克利分校 EECS 的教授，他还是 RISC-V 核心供应商的联合创始人和该公司的首席架构师。

显然，在谈到 RISC-V 时，他有些偏袒。Asanovi以他所谓的“公共服务公告”开始了他的“国情咨文”演讲。

在此公告中，他回应了 RISC-V International 的 Calista Redmond 早些时候在开场白中提出的三个要点。这三点是：

RISC-V不可避免

RISC-V 将拥有最好的处理器

RISC-V将拥有最好的生态系统

毫无疑问，RISC-V 微处理器 ISA 拥有庞大且不断壮大的社区。RISC-V International的会员数量已超过3000个组织和个人。

由于 RISC-V 在微处理器、微控制器、SoC 和 FPGA 领域是一股巨大且不断增长的力量，而对这三个主张进行批判性审视是值得的。

让我们从 Asanovi和 Redmond 关于 RISC-V 必然性的主张开始。

Asanovi使用了以太网最终崛起并在网络中完全占据主导地位的类比。

他指出，在 80 年代初期有许多相互竞争的网络标准，包括 DECnet、IBM Token Ring、AppleTalk、Acorn Econet、ARCNET、FDDI 等。

这些网络标准中的大多数最终都归于以太网，这是事实，我记得写过一篇 1980 年代关于工业网络的文章，例如通用汽车计划在其工厂中使用的 FieldBus 和 MAP（制造自动化协议）。所有这些网络都沦落到以太网的必然性。

即使在汽车市场等领域，以车辆为中心的网络（如 CAN 总线）也在让位于以太网。

在任何有足够商业量的情况下，甚至在一些没有商业量的地方，以太网社区都会在需要取代其他网络标准时向不断增长的以太网标准添加所需的功能。

例如，以太网远远不能满足确定性实时系统的计时需求，因此 IEEE 开发了一套称为 TSN（时间敏感网络）的标准来弥补这一能力不足。

但是，我认为这是用于 RISC-V 的有缺陷的类比。互操作性对于网络至关重要。这就是其他竞争性网络方案逐渐被遗忘的全部原因。来自不同供应商的无数系统如果要相互操作，就必须使用相同的网络协议。

对于微处理器 ISA（指令集架构）则不能这样说。我们在根据不同处理器 ISA 如何相互操作来制作系统方面拥有数十年的经验。

RISC-V ISA 是真正灵活的，并且在处理器 ISA 方面具有非常广泛的足迹，但我不同意它会像以太网那样占据市场 40 年。

尽管 Asanovi的网络类比对我不起作用，但他关于业界需要开放标准 ISA 商业模型的断言听起来很正确，RISC-V International 不断增长的成员名单也证实了这一点。

这种势头本身就证实了 Asanovi? 和Redmond关于 RISC-V 是不可避免的断言，尽管它很难证明 RISC-V ISA 将是未来唯一的 ISA。

处理器架构师喜欢设计带有新 ISA 的新处理器——毕竟，根据定义，这是他们的工作——而且 RISC-V ISA 的存在不会比现有的 x86 和 Arm ISA 更能削弱他们的热情。

RISC-V 的明显目标是 Arm，它已经在无数市场中建立了多种架构。RISC-V 的支持者也渴望这样做。

然而，不可否认的是，现实因素推动了通用处理器 ISA 的需求，最好是基于开放标准的 ISA。在我看来，推动采用开放式 RISC-V ISA 的最强大因素是希望看到微处理器 IP 核市场在一个共同的——尽管不一定是公平的——竞争环境的基础上进行更多的竞争。

许多 IP 供应商正在创建基于 RISC-V ISA 的微处理器内核，它们的内核涵盖了从简单的微控制器内核的性能范围，实现范围从 3 级流水线到具有多个深度执行流水线和输出的超大型服务器级内核。按顺序 (OOO) 指令执行。

其中几家核心供应商在 RISC-V 峰会上发布了新核心，证明了市场的活力。

例如，Asanovi展示了一张幻灯片，其中列出了 RISC-V IP 内核和芯片供应商在高端市场上与 OOO 处理器和内核竞争。

非详尽列表包括阿里巴巴、Andes、Esperanto、Rivos、Semidynamics、SiFive、Tenstorrent 和 Ventana。该列表省略了 MIPS，后者在 RISC-V 峰会上宣布了一个名为 eVocore P8700 的 OOO RISC-V 内核。

在类似领域竞争的这一长串高端微处理器内核供应商证实了 Asanovi的第二个断言，即 RISC-V 将拥有最好的处理器。

随着众多供应商的竞争，最好的架构创意很可能会脱颖而出，并随着这些创意渗透到不断壮大的 RISC-V 社区而加强所有 RISC-V 内核。

Asanovi预测 RISC-V 核心的真正广阔市场，称模块化和可扩展的 ISA 将用于创建：

应用处理器

图形处理器

图像处理器

人工智能/机器学习加速器

无线电 DSP

音频 DSP

安全处理器

电源管理处理器

这一预测并不需要太多的信心飞跃。肯定有人在某处使用 RISC-V ISA 来开发该列表中的所有类型的处理器。Asanovi说，使 RISC-V 作为所有这些处理器类型的通用 ISA 具有吸引力的属性之一是不断增长的 RISC-V 社区支持的统一、高质量的软件堆栈。

RISC-V ISA 没有为所有这些处理器类型在不同的 ISA 之间分散软件支持，而是统一了软件工具链，包括编译器、调试器、跟踪工具和性能分析工具。

Asanovi 认为，这些有吸引力的属性将结束他所谓的处理器 ISA 的巴尔干化。我认为陪审团不同意这一点。处理器架构师似乎在 ISA Balkanization 上大放异彩。

见证由 AMD 和 Intel 驱动的 x86 优化的分歧。

我认为，尽管 RISC-V International 努力防止这种情况发生，但业界很难打破这种习惯。

Asanovi公共服务公告的最后一点是 RISC-V 将拥有最佳生态系统的雄心勃勃的预测。

当然，这还不是现实。RISC-V 生态系统正在成长，但尚未成熟。

就连Asanovi也承认，这种说法目前看来难以置信。他承认生态系统中存在空白需要填补。

例如，Android 尚未移植到 RISC-V ISA，尽管该项目已经在进行中。

Android 不能在 RISC-V 处理器上运行没有技术原因。为基于 Arm 的 Android 系统开发的所有应用程序是否会轻松或根本无法跨界，还有待观察。

Asanovi的最后一点是 RISC-V 硬件和软件一直在共同发展，这加强了 ISA，并且一些长期运行的 IP 核和硅开发项目开始取得成果。

当然，RISC-V 峰会上发布的许多新产品证实了最后的说法。

“没有理由认为基于 RISC-V ISA 的处理器不能与目前市场上的任何处理器一样快或更快，”Asanovi说。

“这只是时间、精力和动力的问题。” 然后 Asanovi? 总结说：“RISC-V 将无处不在。一旦从专有 [标准] 转向开源，就不会回头了。”